北京時間 9 月 16 日，蘋果在秋季第一場新品發布會上推出了自家新一代旗艦芯片 A14 Bionic，采用了臺積電的 5nm 制程工藝。

而就在不久之前的 9 月 3 日凌晨，英特爾推出了 11 代移動酷睿處理器，采用的仍然是 10nm 工藝，并且還用了 SuperFin 技術來改善上一代 10nm 的不足。

如果只從制程工藝推進的情況來看，英特爾已經落后臺積電兩代。

回想 2014 年英特爾推出首款 14nm 處理器的時候，臺積電還停留在 20nm。只是大家都沒想到英特爾在 14nm 節點上停留了 5 年，直到 2019 年他們才推出 10nm 的處理器。

在這 5 年時間里，臺積電后來居上，現在已經在工藝上領先了英特爾，明年他們就要上馬 3nm 了，而英特爾大概率還會在 10nm 上停留。

看到這里，IT之家小伙伴們可能要問，曾經領先的芯片巨頭英特爾，現在怎么就干不過臺積電了？

進而就會引出一些問題，例如：英特爾筆記本處理器上的 x 納米和我們手機上的 x 納米是一回事嗎？這 “x 納米”到底代表什么意思？

今天IT之家就和大家一起了解一番。

倒著推，我們首先要知道大家經常掛在嘴邊的 “x 納米”、“x 納米”到底是什么。

這個話題講細了，得涉及到半導體晶體管層面了。

還記得IT之家在《中國芯片新篇（二）：跨越式進擊，第三代半導體》這篇文章里和大家講的 “PN 結”嗎？

大家在閱讀下面的內容前，一定先要看上面這篇文章的介紹，因為彼此緊密相連。

“PN 結”是制造晶體管要利用的基本特性，而晶體管和我們說的 “x 納米”緊密相關。

晶體管的種類有很多，具體內容相當復雜。為了方便大家理解，這里我們只抽取基本的原理來說明。

在上面這篇文章中我們講到，“PN 結”形成時，我們可以通過外置電壓來控制電流的通斷。

我們以一個 NPN 半導體三極管為例。

它是用兩個 N 型半導體夾住一個 P 型半導體，相當于將兩個 PN 結拼起來，顯然這時候整體是不導電的。

而且，由于這兩個 PN 結的內建電場是相反的，因此無論我們對整體施加正向還是反向的電壓，都只能打通其中一個 PN 結，無法讓整體導電。

那怎樣讓整體導電呢？答案是需要再增加一個電壓。

例如我們在左邊的 PN 結中引入電源，其中左邊的 N 型半導體施加負電壓，P 型半導體施加正電壓。

這時反向的外置電場就會打通左邊的 “PN 結”，讓自由電子從 N 流向 P。

其中有少許電子會沿著電源正極流向負極，然后回到 N，如此循環。

與此同時，在整體上，我們也施加電源，其中左邊的 N 型半導體施加負電壓，右邊的 N 型半導體施加正電壓，

這時候，剛才從 N 到 P 的電子有很大一部分會在電場力作用下跨過 P，來到 N，然后從電源正極流向負極，回到左邊的 N。

這時候，整體就導電了。

上面的介紹可能有些繞，大家可以輔助下面這張動圖來看：

調整第一個電源的電壓，就可以對整體電流起到放大或控制通斷的效果。

這就是晶體管工作的基本原理。

了解了這些，我們就來看看現在常用的 MOSFET（金屬 - 氧化物半導體場效應晶體管）是怎樣的。

下面是一種 NMOSFET 的橫截面圖示：

它由一塊 P 型半導體做襯底，然后在襯底左右兩邊挖兩個溝，“塞進”N 型半導體，構成了 “NPN”的結構，和我們剛才講的一樣。

左邊的 N 型半導體上有一個電極，我們叫它 “源極（Source）”，右邊的 N 型半導體上也有一個電極，叫做 “漏極（Drain）”，兩者中間還有一個電極，叫 “柵極（Gate）”。

我們的目標是讓電子從源極進入，經過中間的 P 型半導體，從漏極出來。

能出來，說明晶體管通電，代表 “1”；

出不來，說明晶體管斷電，代表 “0”。

我們現在在源極加上負電壓，漏極加上正電壓，試圖讓晶體管通電。

但是，通過剛才的說明我們知道，由于 “PN 結”的存在，電子是不能經過 P 型半導體抵達漏極的。也就是沒法通電。

怎么辦呢？

我們就在中間的柵極上加一個正電壓。

參照剛才那個例子，這時候，電子就能穿過 P 型半導體，來到漏極了，也就是半導體通電了。

關掉柵極上的電壓，就又斷電了。

可以看到，這個柵極很重要，它起到控制晶體管通電和斷電的重要作用。

關鍵來了：這個柵極的寬度，其實就是我們所說的芯片的制程工藝。

它的寬度為 14nm，就表明這個芯片的制程為 14nm，它的寬度為 5nm，那么這個芯片的制程就是 5nm。